### SEMICONDUCTOR INTEGRATED CIRCUIT

Patent number:

JP2003152091

**Publication date:** 

2003-05-23

Inventor:

YOSHIKAWA YOSHISHIGE; HORIIKE YOSHIO

Applicant:

MATSUSHITA ELECTRIC IND CO LTD

Classification:

- International:

H01L21/82; H01L21/822; H01L27/04; H01L21/70; H01L27/04; (IPC1-7):

H01L21/822; H01L21/82; H01L27/04


- european:

Application number: JP20010352766 20011119 Priority number(s): JP20010352766 20011119

Report a data error here

### Abstract of JP2003152091

PROBLEM TO BE SOLVED: To obtain a semiconductor integrated circuit which has high isolation between circuit blocks. SOLUTION: A 1st circuit block 2 and a 2nd circuit block 3 are not connected by a surge element and then a capacitor which couples the blocks with each other is made small.



半導体基板

10 第3のサージ素子群

第1の回路プロック 11

第4のサージ兼子群

第2の国路プロック 12

第3の回路ブロック 13

第2の回路ブロックのグランド銚子パッド

第1の端子パッド供 14 第8の回路ブロックのグランド端子パッド

第2の囃子パッド群 18 信号ライン

第3の端子パッド群

第1のサージ素子群 第2のサージ素子群

Data supplied from the esp@cenet database - Worldwide

# (19)日本国特許庁(JP)

# (12)公開特許公報(A)

(11)特許出願公開番号

特開2003-152091 (P2003-152091A)

(43)公開日 平成15年5月23日(2003.5.23)

(51) Int. Cl. 7

識別記号

FΙ

テーマコード(参考)

HO1L 21/822

21/82 27/04 H 0 1 L 27/04 E 5F038

Η 5F064

21/82

審査請求 未請求 請求項の数3

0 L

(全6頁)

(21)出願番号

(22)出願日

特願2001-352766(P2001-352766)

平成13年11月19日(2001.11.19)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

吉川 嘉茂 (72)発明者

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 堀池 良雄

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100097445

弁理士 岩橋 文雄 (外2名)


最終頁に続く

### (54) 【発明の名称】半導体集積回路

# (57)【要約】

【課題】 回路ブロック間のアイソレーションが高い半 導体集積回路を得る。

【解決手段】 第1の回路ブロック2と第2の回路ブロ ック間3をサージ素子で接続しない構成とすることによ り、ブロック間を結合する容量を小さくする。



半導体基板

10 第3のサージ素子群 11 第4のサージ素子群

第1の回路ブロック 11

第2の回路ブロック 12 第1の回路ブロックのグランド端子パッド

第3の回路ブロック 13 第2の回路ブロックのグランド端子パッド

第1の始子パッド群 14 第3の回路プロックのグランド端子パッド

第2の婚子パッド群 15 信号ライン

第3の始子パッド群

第1のサージ素子群

第2のサージ素子群

# 【特許請求の範囲】

【請求項1】 半導体基板と、前記半導体基板上に構成 された第1および第2の回路ブロックと、前記第1およ び第2の回路ブロック内の回路索子にそれぞれ接続され た第1および第2の端子バッド群と、前記第1の端子バ ッド群と前記第1の回路ブロックのグランド端子バッド または/および電源端子パッドを接続する第1のサージ **索子群と、前記第2の端子バッド群と前記第2の回路ブ** ロックのグランド端子バッドまたは/および電源端子バ ッドを接続する第2のサージ素子群からなり、前記第1 の回路ブロックのグランド端子パッドまたは/および電 **源端子パッドと前記第2の回路ブロックのグランド端子** パッドまたは/および電源端子パッドは互いにサージ素 子で接続されない半導体集積回路。

【請求項2】 半導体基板と、前記半導体基板上に構成 された第1、第2および第3の回路ブロックと、前記第 1、第2および第3の回路ブロック内の回路素子にそれ それ接続された第1、第2および第3の端子バッド群 と、前記第1の端子パッド群と前記第1の回路ブロック 接続する第1のサージ素子群と、前記第2の端子パッド 群と前記第2の回路ブロックのグランド端子パッドまた は/および電源端子バッドを接続する第2のサージ素子 群と、前記第3の端子パッド群と前記第3の回路ブロッ クのグランド端子パッドまたは/および電源端子パッド を接続する第3のサージ素子群と、前記第1の回路ブロ ックのグランド端子パッドまたは/および電源端子パッ ドと前記第2の回路ブロックのグランド端子バッドまた は/および電源端子バッドを接続し前記第2の回路ブロ ックのグランド端子パッドまたは/および電源端子パッ 30 ドと前記第3の回路ブロックのグランド端子パッドまた は/および電源端子パッドを接続するための第4のサー ジ索子群からなり、前記第1の回路ブロックのグランド 端子バッドまたは/および電源端子パッドと前記第3の 回路ブロックのグランド端子バッドまたは/および電源 端子バッドは直接にはサージ索子で接続されない半導体 集積回路。

【請求項3】 第1の回路プロックと第2の回路ブロッ ク間の信号ラインまたは電源ラインの接続は第1の端子 バッド群の端子と第2の端子バッド群の端子を半導体基 40 板の外部で接続することにより行う前記請求項1または 2 記載の半導体集積回路。

# 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、主としてコードレ スリモコン、コードレス電話、携帯電話などの無線機の 高周波回路を半導体基板上に集積した半導体集積回路に 関し、特に集積された複数の回路ブロック間で高いアイ ソレーションを必要とする用途に用いられる半導体集積 回路に関する。

### [0002]

【従来の技術】従来の半導体集積回路について図面を参 照しながら説明する。図3は、従来の半導体集積回路の 半導体基板上の回路の構成図である。

【0003】図3において、1は半導体基板、2は第1 の回路ブロック、3は第2の回路ブロック、4は第3の 回路プロック、5は第1の端子パッド群、6は第2の端 子パッド群、7は第3の端子パッド群、8は第1のサー ジ索子群、9は第2のサージ索子群、10は第3のサー ジ索子群、11は第4のサージ索子群、12は第1の回 10 路ブロックのグランド端子パッド、13は第2の回路ブ ロックのグランド端子パッド、14は第3の回路ブロッ クのグランド端子パッド、16は信号ラインまたは電源 ラインである。

【0004】図3は、ICチップの半導体基板上に形成 された端子バッド、アルミ配線およびサージ索子の構成 を表している。半導体基板1に第1、第2および第3の 回路ブロック2、3、4が形成されている。そして前記 第1、第2および第3の回路ブロックと半導体集積回路 のグランド端子パッドまたは/および電源端子パッドを 20 外の回路とを接続するための端子パッドとして第1、第 2および第3の端子パッド群5、6、7が半導体基板1 上に形成されている。また、半導体基板内で各回路ブロ ック間を接続する信号ラインまたは電源ライン16が形 成されている。各端子パッドはパッケージリードにポン ディングワイヤで接続され、半導体基板1が、樹脂によ りパッケージングされて完成品の I Cとなる。

> 【0005】さて図3に示す従来の半導体集積回路で は、外部から半導体集積回路へのサージ入力による素子 の破損を防ぐために、各端子パッド間をサージ素子で接 続している。ここでサージ素子にはダイオード素子やト ·ランジスタ素子などが用いられ、一定以上の電圧印可に よりブレイクダウン現象が生じ抵抗値が低下して電流を 流す特性を持っている。第1の回路ブロック2に接続さ れた第1の端子パッド群5は第1のサージ素子群8によ り第1の回路ブロックのグランド端子パッド12に接続 されている。同様に第2の端子バッド群6は第2のサー シ素子群9により第2の回路ブロックのグランド端子バ ッド13に、第3の端子パッド7群は第3のサージ素子 群10により第3の回路ブロックのグランド端子パッド。 14にそれぞれ接続されている。

> 【0006】更に第1、第2および第3の回路ブロック のグランド端子パッド12、13、14は互いにサージ **素子群17により接続されている。**

### [0007]

【発明が解決しようとする課題】しかしながら、前記従 来の半導体集積回路では、各回路ブロック間のアイソレ ーションが十分に得られないという問題があった。

【0008】図3および図4を用いて、アイソレーショ ンが十分に得られない理由を説明する。

【0009】図3に示すように、各ブロック間が第4の 50

サージ索子群 1 1 により接続されているため、信号がサージ索子を介して漏れることによりアイソレーションが 劣化する。

【0010】図4は回路ブロック間のアイソレーションの説明図である。図4において、C1はサージ素子の容量である。サージ素子はダイオード素子などで構成されるため容量成分を持っている。また、L1、L2は端子パッドに接続されるボンディングワイヤおよびパッケージリードのインダクタンス成分である。半導体集積回路内にミキサとLNAが集積されている場合を考える。外部のVCO(信号源)からミキサの入力端子に高周波電圧Viが入力されると、L1の存在によりミキサのグランド配線パターンには高周波電圧V1が発生する。このV1がサージ素子の容量を介することによりLNAのグランド配線パターンに高周波電圧V2を励起する。つまりL1、L2おおびC1の存在によりアイソレーションが劣化する。

【0011】そして、半導体集積回路の各回路ブロック間で十分なアイソレーションが得られないことが、高周波回路の集積化が困難であることの要因となっていた。 【0012】

【課題を解決するための手段】前記従来の課題を解決するために、本発明の半導体集積回路は、半導体基板と、前記半導体基板上に構成された第1および第2の回路ブロック内の回路にそれぞれ接続された第1および第2の端子バッド群と、前記第1の端子バッド群と前記第1の回路ブロックのグランド端子バッドまたは/および電源端子バッドを接続する第1のサージ索子群と、前記第2の端子バッドまたほ/および電源端子バッドを接続する第2の中・ジ索子群からなり、前記第1の回路ブロックのグランド端子バッドまたは/および電源端子バッドと前記第2の回路ブロックのグランド端子バッドまたは/および電源端子バッドと前記第2の回路ブロックのグランド端子バッドまたは/および電源端子バッドと前記第2の回路ブロックのグランド端子バッドまたは/および電源端子バッドは互いにサージ索子で接続されない構成からなるものである。

【0013】そして、半導体基板内で回路ブロック間を 跨って配線される信号ラインや電源ラインをなくし半導 体基板外で接続することで、各回路ブロック間を接続す るサージ累子をなくすことができる。そのため、回路ブ 40 ロック間のアイソレーションを大きくすることができ る。

### [0014]

【発明の実施の形態】請求項1記載の発明は、半導体基板と、前記半導体基板上に構成された第1および第2の回路ブロックと、前記第1および第2の回路ブロック内の回路案子にそれぞれ接続された第1および第2の端子パッド群と、前記第1の回路ブロックのグランド端子パッドまたは/および電源端子パッドを接続する第1のサージ案子群と、前記第2の端 50

子バッド群と前記第2の回路ブロックのグランド端子バッドまたは/および電源端子バッドを接続する第2のサージ索子群からなり、前記第1の回路ブロックのグランド端子バッドまたは/および電源端子バッドと前記第2の回路ブロックのグランド端子バッドまたは/および電源端子バッドは互いにサージ索子で接続されない構成からなるものである。そして、回路ブロック間を接続するサージ索子がないため、回路ブロック間のアイソレーションを大きくすることができる。

【0015】また請求項2記載の発明は、半導体基板 と、前記半導体基板上に構成された第1、第2および第 3の回路ブロックと、前記第1、第2および第3の回路 ブロック内の回路素子にそれぞれ接続された第1、第2 および第3の端子バッド群と、前記第1の端子バッド群 と前記第1の回路ブロックのグランド端子パッドまたは /および電源端子パッドを接続する第1のサージ素子群 と、前記第2の端子パッド群と前記第2の回路ブロック のグランド端子バッドまたは/および電源端子バッドを 接続する第2のサージ素子群と、前記第3の端子パッド 群と前記第3の回路ブロックのグランド端子パッドまた は/および電源端子パッドを接続する第3のサージ素子 群と、前記第1の回路ブロックのグランド端子パッドま たは/および電源端子パッドと前記第2の回路ブロック のグランド端子パッドまたは/および電源端子パッドを 接続し前記第2の回路ブロックのグランド端子パッドま たは/および電源端子パッドと前記第3の回路ブロック のグランド端子パッドまたは/および電源端子パッドを 接続する第4のサージ素子群からなり、前記第1の回路 ブロックのグランド端子バッドまたは/および電源端子 パッドと前記第3の回路ブロックのグランド端子パッド または/および電源端子パッドは直接にはサージ索子で 接続されない構成からなるものである。そして、アイソ レーションを必要とする回路ブロックを直接接続するサ ージ素子がないため、回路ブロック間のアイソレーショ ンを大きくすることができると共に、回路ブロック間の 信号ラインまたは電源ラインの配線がある場合でも耐サ ージ特性を確保することができる。

【0016】また請求項3記載の発明は、第1の回路プロックと第2の回路プロック間の信号ラインまたは電源ラインの接続は、第1の端子パッド群の端子と第2の端子パッド群の端子を半導体基板の外部で接続することにより行うものである。そして回路プロック間の信号ラインまたは電源ラインの接続を半導体集積回路の外を介して行うため、回路プロック間アイソレーションの確保と耐サージ特性を両立することができる。

# [0017]

【実施例】以下、図面を参照して本発明の実施例につい て説明する。

【0018】 (実施例1) 図1は、本発明による実施例 1の半導体集積回路の半導体基板上の回路の構成図であ 20

5

る。図1を用いて本実施例の半導体集積回路について説明する。

【0019】図1において、1は半導体基板、2は第1の回路ブロック、3は第2の回路ブロック、4は第3の回路ブロック、5は第1の端子バッド群、6は第2の端子バッド群、7は第3の端子バッド群、8は第1のサージ索子群、9は第2のサージ索子群、10は第3のサージ索子群、12は第1の回路ブロックのグランド端子バッド、13は第2の回路ブロックのグランド端子バッド、14は第3の回路ブロックのグランド端子バッド、15は信号ラインである。

【0020】半導体基板1に第1、第2および第3の回路プロック2、3、4が形成されている。そして前記第1、第2および第3の回路プロック2、3、4を半導体集積回路外に接続するための端子バッドとして第1、第2および第3の端子バッド群5、6、7が半導体基板1上に形成されている。尚、各端子バッドはバッケージリードにボンディングワイヤで接続され、半導体基板1が、樹脂によりバッケージングされて完成品のICとなる。

【0021】第1の回路プロック2に接続された第1の端子パッド群5は第1のサージ素子群8により第1の回路プロックのグランド端子パッド12に接続されている。同様に第2の端子パッド群6は第2のサージ素子群9により第2の回路プロックのグランド端子パッド13に、第3の端子パッド群7は第3のサージ素子群10により第3の回路プロックのグランド端子パッド14にそれぞれ接続されている。

【0022】そして回路ブロック間を接続するサージ素子すなわち図3に示す第4のサージ素子群11に相当するサージ素子を設けていない。このことにより、図4における容量C1をなくすことができるため、回路ブロック間のアイソレーションを大きくすることができる。

【0023】更に本実施例では、第1の回路ブロック2内の回路と第2の回路ブロック3内の回路の間を半導体基板1内で接続する信号ラインまたは電源ラインすなわち図3における信号ラインまたは電源ライン16に相当する配線が設けられていない。そして信号ライン15に示すように、回路ブロック間を接続する信号ラインは各回路ブロックの端子バッドから半導体集積回路の外部を経由して互いに接続される。すなわち半導体基板内に回路ブロック間を接続する配線がないため、回路ブロック間を接続するサージ素子を設けなくても十分な耐サージ性能が得られる。そして、回路ブロック間アイソレーションの確保と耐サージ特性を両立することができる。

【0024】尚、半導体基板の外側を経由して接続されるラインは、信号ラインの他に電源ラインも外部経由としても良い。

【0025】また、半導体基板の外側を経由して接続される信号ラインまたは電源ラインは全数である必要はな 50

く、アイソレーション劣化への影響が大きい1本または 数本のみを外側経由としてもよい。つまり制御ラインな どはラインに例えば100kΩの高抵抗などを挿入する ことができるため半導体基板内で配線しても耐サージ特 性はほとんど低下しない。電源ラインや入力側が比較的 低インピーダンスである信号ラインは抵抗の挿入が困難 なため、半導体基板の外部経由とすることにより耐サー ジ特性を確保することができる。

【0026】(実施例2)図2は、本発明の実施例2の 半導体集積回路の半導体基板上の回路の構成図である。 図2において、11は第4のサージ索子群である。また 図1と同じ構成要素に同一の番号を付けて示した。

【0027】本発明の特徴は、各回路ブロック間を接続する第4のサージ索子群の配置の仕方にある。

【0028】本実施例では、第1の回路プロック2と第3の回路プロック4の間のアイソレーションを確保する設計となっている。第1の回路ブロック2と第2の回路プロック3が第4のサージ素子群11により接続されている。また、第2の回路プロック3と第3の回路プロック4が第4のサージ素子群11により接続されている。従って、サージ信号の入力により第1の回路プロック2と第3の回路プロック4に大きな電位差が発生した場合には、サージ電流は半導体基板上の回路プロック間を接続する信号ラインまたは電源ラインに流れるのではなく、前記第4のサージ案子群11を経由して流れるため、耐サージ特性を確保することができる。

【0029】そして、第1と第3の回路ブロック間を直 接には第4のサージ素子群11で接続していないためア イソレーションを確保することができる。すなわち第1 と第3の回路ブロック間においては図4におけるサージ 素子の容量C1に相当する容量の影響が低減する。さら に第1の回路ブロックのグランド端子12と第3の回路 ブロックのグランド端子14はボンディングワイヤーと バッケージリードを介して接地されるが、その間にある 第2の回路ブロックのグランド端子13も接地されるた め、第1と第3の回路ブロック間のアイソレーション は、第1と第2の回路ブロックのアイソレーションと第 2と第3の回路ブロック間のアイソレーションの乗算値 となる。例えばサージ素子で接続された回路ブロック間 40 のアイソレーションが30dBのときには、上記の構成 では第1と第3の回路プロックの間のアイソレーション は60dBを得ることができる。

【0030】尚、回路ブロックに接続される端子バッドおよびサージ素子は複数すなわち群の場合について述べたが、各回路ブロックの端子数は1個でもよい。

【0031】また、各サージ索子群はグランド端子に接続される場合を述べたが、各サージ索子を電源ラインに接続してもよい。

[0032]

【発明の効果】以上の説明から明らかなように本発明の

半導体集積回路によれば、回路ブロック間を接続するサ ージ索子がないため、回路ブロック間のアイソレーショ ンを大きくすることができるという効果がある。

# 【図面の簡単な説明】

【図1】本発明の実施例1における半導体集積回路の半 導体基板上の回路の構成図


【図2】本発明の実施例2における半導体集積回路の半 導体基板上の回路の構成図

【図3】従来の半導体集積回路の半導体基板上の回路の 構成図

【図4】回路ブロック間のアイソレーションの説明図 【符号の説明】


- 1 半導体基板
- 第1の回路プロック

[図1]



- 半導体基板
- 10 第3のサージ索子群
- 第1の回路ブロック 11
- 第4のサージ索子群
- 第2の回路ブロック 12
- 第1の回路ブロックのグランド端子パッド
- 第3の回路ブロック 13 第2の回路ブロックのグランド端子パッド 5 第1の端子パッド群 14 第3の回路ブロックのグランド端子パッド
- - 第2の端子パッド群 15 信号ライン
- 第3の端子パッド群
- 8 第1のサージ素子群
- 第2のサージ素子群

【図4】



Z1: ミキサの入力インピーダンス


Z2:LNAの入力インピーダンス

C1:サージ素子の容量


-ジリードのインダクタンス

- 第2の回路ブロック
- 第3の回路ブロック
- 第1の端子パッド群
- 第2の端子パッド群
- 7 第3の端子パッド群
- 8 第1のサージ索子群
- 第2のサージ素子群
- 10 第3のサージ素子群
- 11 第4のサージ索子群
- 10 12 第1の回路ブロックのグランド端子パッド
  - 13 第2の回路ブロックのグランド端子パッド
  - 14 第3の回路ブロックのグランド端子バッド
  - 信号ライン 15

[図2]



【図3】



フロントページの続き

Fターム(参考) 5F038 AZ06 BE07 BH10 BH13 BH19 CA10 CD02 DF02 DF11 EZ20 5F064 DD25 DD31 DD44 EE44 EE45 EE52